作者姓名:admin

IP

GjAxisUart 规佳Axis Uart

一个aixs接口的uart ip。 各模块基本完成,通过正常仿真,异常未仿。 特性 结构 gjAxisUart […]

IP

直方图量化

verilog实现的直方图量化算法。 14bit黑白红外图形,直方图量化8bit,用于显示。 太阳、火源干扰较

IP

GJ FPGA SATA Host IP

规佳SATA IP核接口定义说明 版本:v1.8.1 1 版本 版本:1.8.1 修改仿真文件,工程

方案

FPGA读写nvme硬盘

硬件条件 当前状态,没有硬盘直接挂载到FPGA的条件,只有pcie金手指的通用fpga卡: 所以能不能使用通用

智慧

无人化

无序的东西有序化,有序的东西规范化,规范的东西流程化,流程化的东西机械化。—章义伍 主要整理,整理

智慧

杂记

大学之道,在明明德,在亲民,在至于至善。 国不以利为利以义为利也。 水善利万物而不争,处众人之所恶,故几于道。

滚动至顶部